下载中心

【白皮书】Versal: 首款自适应计算加速平台 (ACAP)

近来涌现的技术挑战迫使业界跳出传统的通用(one-size-fits-all)型CPU标量处理解决方案,进而探讨新的发展方向。大型的矢量处理(DSP-GPU)技术能够解决一些问题,但由于其灵活性欠佳及低效率存储器带宽的使用,导致再次陷入了传统的扩展挑战。传统FPGA解决方案提供可编程存储器层级,但传统的硬件开发流程一直是阻碍数据中心市场等应用领域广泛、大规模采用FPGA的障碍。... 阅读详情

实现更低功耗的更高吞吐量 —— Xilinx业界首款可配置集成型 SD-FEC

关键词: SD-FEC, wp498, 今日头条
作者:Ambrose Finnerty, 赛灵思 DSP 技术市场管理部 无论是无线还是有线数据通信,保持传输可靠性都是高质量解决方案的基本要求。此类系统的关键构成部分在于高性能软判决前向纠错 (SD-FEC) 功能,发送(编码器)和接收(解码器)路径都需要这个功能。 图 1:典型的数据通信系统 随着数据带宽的不断提升,例如 5G 新无线电 (5G NR) 技术和有线电缆数据服务接口规范 3.1... 阅读详情

Vivado HLS入门(一)

关键词: Vivado HLS
作者:OpenS_Lee 1 概述 在集成电路行业飞速发展的今天,缩短产品开发的周期而又不牺牲验证过程,这不可避免地成为了商业市场的一个关键因素。Xilinx Vivado High Level Synthesis (即Vivado HLS,高层综合)。这个工具直接使用C、C++或SystemC 开发的高层描述来综合数字硬件,这样就不再需要人工做出用于硬件的设计,像是VHDL 或Verilog... 阅读详情

面向 PCI Express 的 UltraScale FPGA Gen3 集成块提供的 Vivado ILA 使用指南

PCIe 链路训练及稳定性问题形成了绝大多数互联互通问题。 本文档主要介绍在带集成工具的 Xilinx Vivado 设计套件中调试这些问题的使用案例。 本文档将重点介绍如何通过捕获在 UltraScale FPGA Gen3 集成块中用于 PCI Express 内核的链路训练调试信号来使用 Vivado ILA 进行调试。

【直播PPT下载】如何使用Xilinx SoC加速 AI 在汽车应用中的部署

关键词: ADAS, AI, 自动驾驶
赛灵思一直是业界主要的 ADAS 传感器方案供应商之一。比如,在前置摄像头方面我们拥有超过 38% 的市场份额。ADAS 系统正在不断的发展和进化,随着 NCAP 等政策法规和标准的推动之下,汽车正从辅助驾驶向自动驾驶过渡,这一趋势就要求更好的相机分辨率、更低的 LiDAR 成本以及响应更迅速,计算能力更强大的信号处理芯片。另外,机器学习以及 AI 的发展将大大加速自动驾驶技术的成熟。赛灵思的... 阅读详情

【下载】谈谈Python的生产力价值--Xilinx Zynq产品极限边缘分析

关键词: python, WP502
利用Zynq SoC架构上的Python生产力属性,用户可以利用可编程逻辑和微处理器的优势,更轻松地构建人工智能,机器学习和信息技术应用程序设计。点击下载