技术 | FPGA 开发圈

在 Versal 中通过 NoC 从 PS-APU 对 AXI BRAM 执行基本读写操作

本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。

2022-11-03 | Versal, VCK190, 每日头条

如何实现以300公里/小时的速度创建3D城市地图？

徕卡CityMapper-2是徕卡测量系统使用Enclustra Mercury+ XU8模块和FPGA Manager PCIe IP解决方案

2022-11-02 | 3D城市地图, Mercury+XU8, 瑞苏盈科

AMD Xilinx MPSoC 加载bit文件方法大全

对于FPGA设计，传统设计都是一个FPGA一个设计，产生一个Bit文件。这就是完整bit文件（full bit）

2022-11-01 | MPSoC, FPGA设计, bit文件, 每日头条

在 FPGA 上快速构建 PID 算法

作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。

2022-10-31 | FPGA, PID算法

基于Zybo Z7的图像处理加速项目

在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像

2022-10-28 | Zybo-Z7, 图像处理, 每日头条

如何使用2022.1版本工具链实现ZCU102 USB启动（下）

由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤

2022-10-27 | ZCU102, 每日头条

PCIE项目中AXI4 IP核例化详解

本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性

2022-10-27 | PCIe, AXI4, IP核

只需1小时，轻松玩转视觉AI？Xilinx Kria KV260视觉AI套件评测

视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在

2022-10-26 | 视觉AI, KRIA, kv260, 每日头条

以自适应计算提升机器人效率

随着机器人专家不断面临传统处理器架构带来的局限性，他们需要定制化和并行性来应对未来的性能、数据安全和运行安全挑战

2022-10-26 | 自适应计算, 机器人

如何使用2022.1版本工具链实现ZCU102 USB启动（上）

本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改

2022-10-25 | ZCU102, 2022.1, 每日头条, UG1209

嵌入式 Xen dom0-less 解决方案

在使用 Xen dom0-less的时候，会有一个问题产生：可以用'xl' 命令boot起来的image

2022-10-13 | Xen, 每日头条

Zynq-7000 设计咨询：FSBL 身份验证攻击

在此物理攻击中，攻击者可能利用 Zynq-7000 SoC 第一阶段启动加载程序 (FSBL) 绕过身份验证

2022-10-12 | Zynq-7000, FSBL, 身份验证

面向mMIMO的Open RAN无线电单元架构

本文以面向mMIMO的有源天线单元架构和主要需求为重点，进一步对RU进行探讨。

2022-10-11 | mMIMO, O-RAN

Vivado FIR IP如何实现滤波器系数快速切换

在信道化到处理中有可能会涉及到滤波器变带宽的需求，这时可以利用IP（以Xilinx为例）提供多系数组功能

2022-10-11 | 雷达信号处理, 滤波器

如何在vivado环境下利用RS IP核实现RS码的编译码

RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。

2022-10-10 | Vivado, RS码, ADC

每日头条

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫利用 Zynq 突破嵌入式系统设计极限

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。