跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
AXI-Lite 自定义IP
通过嵌入式软核或者硬核通过AXI_Lite接口(Master)控制FPGA端引脚的GPIO。按照AXI互联机制我们知道,我们的自定义IP是通过AXI_Interconnect连接到Master端,整体的框图也比较简单,为了验证方便我们只按照红色线路径进行测试。
2020-10-19 |
AXI-Lite
,
IP
RAM IP Core中 Write First Read First和No Change的区别
当我们调用RAMO的IP时,无论是单端口还是双端口模式,都会有个选项,可能很多人都没注意过这个选项,记得毕业季去华为面试的时候,还问过我这个问题,当时也是没答上来。后来也发现很多面试官都喜欢问这个问题,今天我们就来讲一下。
2020-10-16 |
【工程师分享】MPSoC交叉编译例子
GCC编译代码时,缺省是在目录/usr/include查找头文件,在目录/usr/lib查找库文件。如果是交叉编译,就不能在主机的目录下查找头文件和库文件,因为它们包含的是主机的应用程序的文件。我们需要指定目标单板的头文件和库文件。对于这种需求,GCC使用选项sysroot来实现
2020-10-16 |
MPSoC
,
交叉编译
Vivado 隔离验证器用户指南
从 Vivado 2018.3 开始,Vivado 隔离验证器 (VIV) 将与 Vivado 版本集成,支持 UltraScale+ 器件(包括 Zynq UltraScale+)。本文档主要介绍如何在 FPGA/PL 设计中使用新的 Vivado 隔离验证器 (VIV) 来验证隔离。
2020-10-16 |
UG1291
,
Vivado隔离验证器
盘点FPGA初学者做时序最易忽视的几个要点!
本文将从代码风格,时序修正,工程设置等几个方面介绍本人的实践经验,希望让各位初学者快速提高,也希望FPGAer能给出宝贵建议。
2020-10-16 |
时序
,
FPGA
UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南(中文版)
Integrated Block for PCIe® 核是高可靠性、高带宽、高可扩展性的串行互连构建块,适合与 UltraScale+™ 器件配合使用。该核可对 UltraScale+ 器件中提供的集成块进行例化。
2020-10-15 |
PG213
Vivado Vitis 2020.1无法在Ubuntu部分版本上安装的解决办法
Vivado Vitis 2020.1无法在Ubuntu部分版本上安装的解决办法
2020-10-15 |
Vivado
,
Vitis2020.1
三课联播 绝对干货!
三课联播 绝对干货!扫码报名,即刻学习,与专家实时互动。
2020-10-15 |
ZCU104
,
Ultra96
,
Alveo-U50
FPGA的IO到底是怎么命名的?
今天想和大家一起聊聊FPGA的IO。先说说我当年入门的经历吧。国内的大学有FPGA开发条件的实验室并不太多,当年大学的那帮同学有的做ARM,有的做linux,很少有人做FPGA,当时学FPGA仅仅是由于非常渴望的好奇心。所以,在淘宝买了一块开发板,就开始了自己的FPGA之路。
2020-10-15 |
FPGA 应用
Xilinx实验室为何为开源而重构 FINN?
您听说过 FINN 吗?没有?这个答案并不令人惊讶,因为这是一个用于探索基于 FPGA 的深层神经网络推断的实验框架的全新再实现,而且它现在仍是赛灵思研究实验室 的测试版。然而, 虽然还是测试版,它已经发布了 v0.4b(测试版),并且自从在 GitHub 上开源以来,受到了广泛关注。
2020-10-14 |
Xilinx实验室
,
FINN
,
每日头条
Xilinx 携手 Movandi 展示 O-RU 演示平台
不久前举行的 BIG 5G 虚拟线上活动中,赛灵思与 Movandi 展示了双方在 Open-RAN(远端射频单元,即 RU)领域的合作。此举将继续推动开放式 5G 架构的发展与创新,最重要的是将加快其部署进程。
2020-10-14 |
Movandi
,
Open-RAN
,
5G毫米波
传统与创新设计的区别有多大?看了它你就知道了!
赛灵思可编程器件含有数百万个逻辑单元 (LC),并且集成的现代复杂电子系统也与日俱增。本高效设计方法指南提供了一整套最佳做法,旨在于较短的设计周期内完成此类复杂系统的创建。
2020-10-14 |
创新设计
,
每日头条
,
高效设计方法
直播 | 欧克曼-Xilinx 智能视觉处理平台详解
在数字相机往智能相机演进的过程中,芯片的算力需求也在快速地增长,成像从人看得舒服演进到机器看得清和看得懂,对视觉处理平台提出了更高的要求。因此我们特邀请到赛灵思系统架构师翁羽翔和深圳欧克曼技术(OCAM)的 CEO 吴志鹏先生一起与大家阐述基于赛灵思 MPSoC 的智能相机及边缘计算平台,以及欧克曼图像处理平台及相应解决方案。
2020-10-14 |
欧克曼
,
智能视觉
【工程师分享】MPSoC R5引导4个A53和两个R5的应用程序的例子
有工程师反馈R5引导A53和R5的应用程序后,A53和R5的应用程序没有正确执行。因此做了一个MPSoC R5引导4个A53和两个R5的应用程序的例子。
2020-10-13 |
MPSoC
,
FSBL
,
每日头条
创建 Vitis 加速平台第 2 部分:在 PetaLinux 中为加速平台创建软件工程
这是《创建 Vitis 加速平台》系列的第 2 篇博文。在前文中,我们讲解了如何创建硬件以及如何通过 XSA 将元数据 (metadata) 传递给 Vitis™。在本文中,我们将讲解如何使用此 XSA 以及如何创建在目标平台上实现设计加速所需的软件镜像。
2020-10-13 |
Petalinux
,
每日头条
第一页
前一页
…
224
225
226
…
下一页
末页