跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
为什么range不是迭代器?range到底是什么类型?
迭代器是 23 种设计模式中最常用的一种(之一),在 Python 中随处可见它的身影,我们经常用到它,但是却不一定意识到它的存在。在关于迭代器的系列文章中,我至少提到了 23 种生成迭代器的方法。有些方法是专门用于生成迭代器的,还有一些方法则是为了解决别的问题而“暗中”使用到迭代器。
2019-10-28 |
python
【重磅干货】手把手教你动态编辑Xilinx FPGA内LUT内容
FPGA是实现高性能计算与网络的重要工具,得益于其高度的并行性与用户可编程的特性,FPGA得到了越来越广泛的应用。FPGA由CLB、BRAM、DSP48E1、可编程布线资源、可编程IO资源等部分组成,其中,CLB是实现逻辑功能的基础
2019-10-28 |
Xilinx FPGA
,
LUT结构
Xilinx跻身《财富》 “未来50强”榜单,位列半导体行业之首
荣登《财富》杂志“未来 50 强”榜单,不仅是对赛灵思持续引领自适应和智能计算发展战略方向的肯定,也是赛灵思从器件公司转型至平台公司取得重大进展的有力证明
2019-10-28 |
Xilinx
FPGA产生基于LFSR的伪随机数
通过一定的算法对事先选定的随机种子(seed)做一定的运算可以得到一组人工生成的周期序列,在这组序列中以相同的概率选取其中一个数字,该数字称作伪随机数,由于所选数字并不具有完全的随机性,但是从实用的角度而言,其随机程度已足够了。
2019-10-25 |
FPGA
,
LFSR
,
伪随机数
FPGA中的多时钟设计策略
设计中最快的时钟将确定 FPGA 必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间 P 来决定,如果 P 大于时钟周期 T,则当信号在一个触发器上改变后,在下一个逻辑级上将不会改变,直到两个时钟周期以后才改变。
2019-10-25 |
FPGA
,
时钟
视频编码基本概念
在视频压缩中有损(Lossy )和无损(Lossless)的概念与静态图像中基本类似。无损压缩也即压缩前和解压缩后的数据完全一致。有损压缩意味着解压缩后的数据与压缩前的数据不一致。
2019-10-25 |
视频编码
如何提高vivado的编译速度
当RTL代码修改较少时,使用增量编译功能可以提高工程的编译速度。
2019-10-25 |
Vivado
【下载】白皮书:利用偏移温度扩展散热解决方案
一些UltraScale+™和Versal™设备提供了一个漂移温度,可以在有限的时间内将操作上限温度提高10°C。如果使用得当,这个特性可以扩展热解决方案的许多应用。
2019-10-25 |
技术白皮书
,
UltraScale
,
Versal
Python进阶:设计模式之迭代器模式
在软件开发领域中,人们经常会用到这一个概念——“设计模式”(design pattern),它是一种针对软件设计的共性问题而提出的解决方案。
2019-10-24 |
python
【网络压缩四】CP分解
在CNN网络中卷积运算占据了最大的计算量,压缩卷积参数可以获得显著的硬件加速器的性能提升。在即将介绍的这篇论文中,作者就是通过张量的降维来降低卷积计算量的。作者通过CP分解将一个4D张量分解成多个低维度的张量,并且最后通过微调参数来提升网络精度。
2019-10-24 |
网络压缩
,
CNN
深入理解STA(静态时序分析)
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需要再记复杂的公式了。
2019-10-24 |
静态时序
Zynq UltraScale+ MPSoC – IPI在异构多核中的应用
本篇将讨论MPSoC中IPI的应用。首先澄清这里的IPI不是小伙伴们熟知的Vivado IPI Design Flow的IPI(IP Integrator),而是Inter-Processor Interrupt,是MPSoC中用来在异构多核系统中以中断的形式实现小批量信息交互的结构单元。
2019-10-24 |
Zynq
,
UltraScale
,
MPSoC
网络压缩三:知识蒸馏
知识蒸馏的方法是大名鼎鼎的Hinton提出的,这种方法实现了大网络向小网络的知识迁移,使得应用场景可以扩展到移动端。本文我们具体看看知识蒸馏的整个过程。
2019-10-23 |
网络压缩
,
知识蒸馏
关于 AXI协议的学习解释说明
AXI 有5个通道:1、写地址通道信号;2、写数据通道信号;3、写响应通道;4、读地址通道;5、读数据通道。
2019-10-23 |
AXI
zynq启动过程
本文主要介绍zynq启动过程,主要包括BootROM和FSBL等的执行过程。
2019-10-23 |
Zynq
第一页
前一页
…
293
294
295
…
下一页
末页